运放压控电阻（VCR）设计工具

工程备注

• 压控电阻（VCR）用 JFET 或工作于可变电阻区的 MOSFET 实现：栅源电压 V_GS 改变沟道电阻 R_DS。JFET：R_DS = V_P²/[2·I_DSS·(V_GS−V_P)]，V_P < 0、V_GS 在 (V_P, 0] 之间；MOSFET：R_DS = 1/[k·(V_GS−V_TH)]，k = µn·Cox·W/L。
• 运放的作用是「虚地 + 负反馈」：把 R_DS 接在反相放大器的反馈位置，反相端被强制为 ≈0V。FET 的 D 端接输出、S 端接虚地，因此 V_DS = Vout；输出摆幅越大，FET 越容易偏离可变电阻区，必须用线性化网络把阻值从信号电平中解耦。
• 让调整管始终工作在线性区：条件是 |V_DS| < V_GS − V_P（JFET）/ V_GS − V_TH（MOSFET）。本电路加 AN105 线性化网络——R_L1（D→G）与 R_L2（S→G）取等值，把 V_DS/2 耦合到栅极：V_DS 上升时栅压同向变化，抵消沟道耗尽层调制，使 R_DS 只由 Vc 决定而与信号幅度无关，从而在同一 V_DS 上限内把失真压到最低。R_L ≥ 10·R_DS(max) 以免加载信号；Vc 经 R_c（≥ 10·R_L）注入栅极，避免外部低阻控制源旁路 bootstrap。
• 压控增益 A = −R_DS/Rg：R_DS 随 V_GS 连续变化，因此该电路是小信号压控放大器（VCA）／AGC 的基础；调 Rg 可移动增益区间，调 V_GS 在区间内连续调节。
• 线性摆幅：FET 在可变电阻区的条件是 |V_DS| < V_GS − V_P（JFET）/ V_GS − V_TH（MOSFET）。信号越大非线性越强，低失真设计建议把 FET 两端交流摆幅压到上限的 30% 以内，或加线性化电阻 / 改用配对 FET。
• 控制灵敏度 dR/R = −dV_GS/(V_GS − V_th)：靠近夹断 / 阈值时阻值对 V_GS 极敏感（可达数百 %/V），控制噪声、电源纹波与温漂都会被放大；宽动态范围场合应把工作点留在灵敏度适中的区间，或用闭环 AGC。
• 温度漂移：JFET 的 R_DS 正温度系数约 +0.5~0.8%/°C，MOSFET 约 +0.5~1%/°C；精密应用需恒温、闭环稳幅或对控制电压做温度补偿。
• 带宽由两部分限制：R_DS∥Rg 与 FET 寄生电容（Coss、布线）形成的极点，以及运放 GBW/噪声增益(1+|A|)；高阻档、大电容、低 GBW 都会压窄带宽。
• 控制电压的参考点：FET 真正响应的是栅源相对电压 V_GS = V_G − V_S，而外部控制（DAC / 分压 / 手调）通常是「对地绝对电压」Vc。本电路把 R_DS 放在反相端虚地上，源极 S 电位 V_S ≈ 0V，所以对地的 Vc 可直接接到栅极，V_GS = Vc − V_S ≈ Vc。若把同一只 FET 用作源极不接地的串联 / 分流 VCR，控制电压必须跟随源极（加电平移位电路或使用浮地控制源），否则 V_GS 会随输入信号变化、阻值失控。