晶振负载电容计算
收藏
石英晶体负载电容设计：由晶体规格 CL 与 PCB / 引脚杂散电容求 C1、C2，或反算实际 CL 与频率牵引偏差。
要点速览
晶振负载电容计算：石英晶体负载电容设计：由晶体规格 CL 与 PCB / 引脚杂散电容求 C1、C2，或反算实际 CL 与频率牵引偏差。 计算公式：CL = C1·C2/(C1+C2) + Cstray ｜ 对称时 C1 = C2 = 2(CL − Cstray) ｜ Δf/f ≈ −Cm·ΔCL/(2(C0+CL)²)。 在 DD-CAT IDE 在线工具页填写参数即可即时得到结果，并同步显示随参数联动的计算模型示意图。 晶体规格书的 CL 是「负载谐振」条件；外接 C1、C2 与杂散电容共同决定实际 CL，不是简单把 C1、C2 相加。 对称接法 C1 = C2 = 2(CL − Cstray)；Cstray 包括 PCB 走线、焊盘、MCU 引脚与晶振封装电容，必须实测 / 估算。
参数输入
CL = C1·C2/(C1+C2) + Cstray ｜ 对称时 C1 = C2 = 2(CL − Cstray) ｜ Δf/f ≈ −Cm·ΔCL/(2(C0+CL)²)计算模型示意（随参数联动）
| 匹配电容 C1 / C2 | 15 pF / 15 pF | 按常用 pF 档就近取整，建议 C1 = C2 |
| 实际负载电容 CL | 12.50 pF | 目标 12.00 pF，偏差 0.50 pF |
| CL 相对偏差 | 4.17 % | 晶体负载电容精度通常 ±0.5~1pF 即可 |
| 频率牵引灵敏度 | 32.7 ppm/pF | 由 C0、Cm 与 CL 估算 |
| 估算频率偏差 | -16.3 ppm | CL 偏大 → 频率偏低 |
| 晶体并联电容 C0 | 5.00 pF | 规格书 shunt capacitance |
| 晶体动态电容 Cm | 20.0 fF | 规格书 motional capacitance |
| 所需理想匹配电容（对称） | 14.00 pF | C1 = C2 = 2(CL − Cstray) |
工程备注
- 晶体规格书的 CL 是「负载谐振」条件；外接 C1、C2 与杂散电容共同决定实际 CL，不是简单把 C1、C2 相加。
- 对称接法 C1 = C2 = 2(CL − Cstray)；Cstray 包括 PCB 走线、焊盘、MCU 引脚与晶振封装电容，必须实测 / 估算。
- CL 偏大频率偏低、偏小频率偏高；USB / 以太网 / RF 等对频偏敏感的应用要选小 CL 晶体并控制走线与杂散。
常见问题
- 晶振负载电容计算是做什么的？
- 石英晶体负载电容设计：由晶体规格 CL 与 PCB / 引脚杂散电容求 C1、C2，或反算实际 CL 与频率牵引偏差。
- 晶振负载电容计算的计算公式是什么？
- 核心公式：CL = C1·C2/(C1+C2) + Cstray ｜ 对称时 C1 = C2 = 2(CL − Cstray) ｜ Δf/f ≈ −Cm·ΔCL/(2(C0+CL)²)。工具会按该公式与所选参数即时给出结果。
- 使用晶振负载电容计算有哪些工程注意事项？
- 晶体规格书的 CL 是「负载谐振」条件；外接 C1、C2 与杂散电容共同决定实际 CL，不是简单把 C1、C2 相加。 对称接法 C1 = C2 = 2(CL − Cstray)；Cstray 包括 PCB 走线、焊盘、MCU 引脚与晶振封装电容，必须实测 / 估算。 CL 偏大频率偏低、偏小频率偏高；USB / 以太网 / RF 等对频偏敏感的应用要选小 CL 晶体并控制走线与杂散。