跳到主要内容
DD-CAT IDE 标志DD-CAT IDE

PCB 差分走线阻抗

边缘耦合差分对阻抗速算:由线宽、线距与介质厚求差分阻抗,对标 90/100/120Ω 并给出调向建议。

参数输入

Zdiff = 2·Z0·(1 − k·e^(−c·s/h))|微带 k=0.48 c=0.96,带状 k=0.34 c=2.9

计算模型示意(随参数联动)

GNDWSth(介质)εrZdiff = 91.7 Ω单端 Z0 = 59.8 Ω
差分阻抗 Zdiff91.7 Ω
单端阻抗 Z0(同几何单根)59.8 Ω
奇模阻抗 Zodd = Zdiff/245.8 Ω
耦合系数 k23.4%
有效介电常数 εeff3.09

工程备注

  • 布线铁律:差分对全程等长、等距、同层,禁止跨分割;换层处紧邻补回流地孔。
  • 线距越近差分阻抗越低(耦合越强);先定线宽逼近单端目标(约 Zdiff/2 再高 10~15%),再用线距微调。
  • 公式为 IPC-2141A 工程近似(±5% 级);阻抗板量产前让板厂对叠层做仿真出阻抗条。