I²C 上拉 / 总线上升时间校验
收藏
按上拉电阻与总线电容算上升时间是否满足 I²C 规范，并反推最大允许电容与上拉电流——波形「爬不起来」时用它定位。
要点速览
I²C 上拉 / 总线上升时间校验：按上拉电阻与总线电容算上升时间是否满足 I²C 规范，并反推最大允许电容与上拉电流——波形「爬不起来」时用它定位。 计算公式：t_r ≈ 0.8473·R_p·C_bus（Vdd 的 30%→70%）。 在 DD-CAT IDE 在线工具页填写参数即可即时得到结果，并同步显示随参数联动的计算模型示意图。 Rp 越小边沿越陡、功耗越大；400kbit/s 常用 2.2~4.7kΩ，1Mbit/s 需 ≤1kΩ 并压低总线电容。
参数输入
t_r ≈ 0.8473·R_p·C_bus（Vdd 的 30%→70%）计算模型示意（随参数联动）
| 总线上升时间 t_r | 398.2 ns | |
| 规范上限 | 300 ns | 快速模式 400 kbit/s |
| 裕量 | -98 ns | 不满足，需减小 Rp |
| 当前 Rp 允许的最大电容 | 75 pF | |
| 上拉电流 @VOL | 617 µA | I²C 规范上限 3mA |
| 上拉电阻静态功耗 | 2.317 mW | SCL 低电平期间持续流过 |
| 建议 Rp 上限 | 3.541 kΩ | 按当前总线电容与模式上限估算，取 ≤ 该值 |
⚠ 上升时间 398ns 超过 快速模式 400 kbit/s 上限 300ns，需减小 Rp 或缩短总线。
工程备注
- Rp 越小边沿越陡、功耗越大；400kbit/s 常用 2.2~4.7kΩ，1Mbit/s 需 ≤1kΩ 并压低总线电容。
常见问题
- I²C 上拉 / 总线上升时间校验是做什么的？
- 按上拉电阻与总线电容算上升时间是否满足 I²C 规范，并反推最大允许电容与上拉电流——波形「爬不起来」时用它定位。
- I²C 上拉 / 总线上升时间校验的计算公式是什么？
- 核心公式：t_r ≈ 0.8473·R_p·C_bus（Vdd 的 30%→70%）。工具会按该公式与所选参数即时给出结果。
- 使用I²C 上拉 / 总线上升时间校验有哪些工程注意事项？
- Rp 越小边沿越陡、功耗越大；400kbit/s 常用 2.2~4.7kΩ，1Mbit/s 需 ≤1kΩ 并压低总线电容。